鄭州芯片制程的物理和工程極限獵頭公司究竟在哪里？1nm是摩爾定律的盡頭？在我們目前的認(rèn)知中，芯片制程代表著芯片的性能和功耗。一直以來，芯片的迭代進(jìn)化被一個叫「摩爾定律」的預(yù)言控制著。造成摩爾定律失效的三大原因

就拿芯片產(chǎn)業(yè)來說，如今的芯片制程工藝已經(jīng)到了4nm，但是大部分從業(yè)人員認(rèn)為，摩爾定律到了5nm的制程工藝時，已經(jīng)在逐漸失效。為什么敢于如此斷言？有如下原因：

一、芯片制程越先進(jìn)，發(fā)熱量越大

第一，隨著在同樣面積的晶圓中集成的晶體管數(shù)量越來越多，產(chǎn)生的熱量也會越來越大。

提到芯片，我們往往會提到IC，這個IC其實翻譯過來就是集成電路的意思，半導(dǎo)體集成電路，就是指的芯片。。學(xué)術(shù)一點說，是一種把電路小型化，并制造在一塊半導(dǎo)體晶圓上的一種具有特殊功能的微型電路。

芯片的制造過程簡約來說有三個步驟，分別是設(shè)計、制作和封裝，設(shè)計和制作的難度最大，無論是蘋果還是華為的芯片，都是自己設(shè)計，然后交由臺積電進(jìn)行代工制作，而三星是目前全球唯一一家可以既自己設(shè)計芯片，也有工廠可以自己生產(chǎn)的廠商。

衡量芯片生產(chǎn)的核心指標(biāo)有兩個：一是硅晶圓尺寸，二是晶圓的工藝節(jié)點，即制程。硅晶圓尺寸是越大越好，而晶圓的工藝節(jié)點卻相反，則越小越好。

所謂制程，指的是硅晶圓上所能蝕刻的最小尺寸，也叫柵長。越先進(jìn)的工藝，制程就越小，一塊硅晶圓所能生產(chǎn)的晶體管就越多，處理器的功能就越強，運算效率也越高。

如果大家回顧一下電子產(chǎn)業(yè)的發(fā)展，就會發(fā)現(xiàn)有一個奇怪的現(xiàn)象：電子設(shè)備越來越小、性能卻越來越好。這背后最主要的功臣之一，就是芯片制程的進(jìn)步。

不過，這背后也是有代價的。當(dāng)芯片制程工藝越來越小時，里面電子的運算速度就會越來越快，芯片發(fā)熱就會越嚴(yán)重。而發(fā)熱不但對芯片的性能影響很大，還會縮短芯片的壽命。這種現(xiàn)象早在20世紀(jì)初，在芯片制程工藝突破90nm制程時，傳統(tǒng)的芯片發(fā)熱方案就已經(jīng)不管用了。

但是，摩爾定律不能停啊。于是，芯片廠商重新對芯片內(nèi)部的電路重新調(diào)整：既然大家伙聚在一起容易「鬧事」（發(fā)熱），那索性就把你們隔開。于是，從2004年開始，就有了所謂的四核、八核等多核處理器，比如說將原來一個4000兆赫的內(nèi)核，分成四個1000兆赫的內(nèi)核。

二、量子隧穿效應(yīng)

作為芯片的核心，無論是基于摩爾定律下的內(nèi)卷要求，還是電子設(shè)備小型化的需要，晶體管都需要越做越小。因為只有這樣，一塊芯片上能夠容納的晶體管才能隨之增加，性能也才能同比提高。但是這也是有極限的，這個極限就是1nm。

當(dāng)芯片制程達(dá)到1nm時，就會產(chǎn)生一種叫做量子隧穿的效應(yīng)（業(yè)界俗稱「漏電」）。這就是摩爾定律失效的第二個原因。為了理解這個效應(yīng)，你可以把芯片想象成水庫。在傳統(tǒng)力學(xué)層面，只要水壩比水平面高，水就不會流出去。但是，當(dāng)一塊晶圓上所承載的晶體管達(dá)到一個臨界值（也就是1nm制程）時，就會進(jìn)入量子狀態(tài)，水庫的水就會沸騰起來，這時候就會有部分浪花濺出。具體到芯片上來，就是電子從一個晶體管跑向另一個晶體管而不受控制，就會讓晶體管完全失效。

實際上，在芯片制程進(jìn)入7nm時，這種電子擊穿效應(yīng)就越來越明顯了，表現(xiàn)在如今的手機上就是，發(fā)熱問題越來越嚴(yán)重，各大手機廠商都在將「散熱」作為一大賣點。

三、終端設(shè)備對于低能耗的要求越來越高

對于如今的智能手機來說，在藍(lán)牙、WiFi連接、GPS、感知觸摸、指紋識別等后臺功能越來越多時；2K 高清屏、120Hz 刷新屏等高能耗的配置，在內(nèi)卷的趨勢下成為手機的標(biāo)配時；在因為疫情讓人們對手機的依賴加重造成用機時間大幅增加等情況下，「續(xù)航尿崩」成為一個急需解決的問題。

這就是摩爾定律遇到的第三個挑戰(zhàn)，終端設(shè)備對于芯片能耗的要求越來越高，但是由于量子隧穿效應(yīng)的存在，芯片制程越先進(jìn)，發(fā)熱就越不受控制。